

实验二 数据通道选择器的设计及应用实验

1. 实验目的:

学习组合逻辑电路数据选择器的设计方法及应用。

2. 实验内容:

用 verilog 来实现 2 选 1 数据选择器。

(1) 设计完成的器件功能简述

LED 灯对应 FPGA 的引脚:

Led15

H7

拨码开关对应 FPGA 引脚:

K7	K6	K5
AC21	AD24	AC22

(2) 真值表

a	b	sel	out
0	0	0	0
0	0	1	0
1	0	0	0
1	0	1	1
0	1	0	1
0	1	1	0
1	1	0	1
1	1	1	1

(3) verilog 程序

```
module twosone(  
    input  a,  
    input  b,  
    input  sel,  
    output out  
);  
    assign out = (sel == 1) ? a : b ;  
endmodule
```


(4) 仿真文件

```
module twosone_tb(    );
    reg    a    ;
    reg    b    ;
    reg    sel  ;
    wire   out  ;

    twosone u0(
        .a(a) ,
        .b(b) ,
        .sel(sel) ,
        .out(out)
    );

    always begin
        a = 0 ;b = 0 ;sel = 0;
        #20;
        a = 0 ;b = 0 ;sel = 1;
        #20;
        a = 0 ;b = 1 ;sel = 0;
        #20;
        a = 0 ;b = 1 ;sel = 1;
        #20;
        a = 1 ;b = 0 ;sel = 0;
        #20;
        a = 1 ;b = 0 ;sel = 1;
        #20;
        a = 1 ;b = 1 ;sel = 0;
        #20;
        a = 1 ;b = 1 ;sel = 1;
        #20;
    end
Endmodule
```

(5) 电路原理图 (RTL)




3. 简要操作步骤

- (1) 根据 Vivado 的设计流程，先建立本次实验项目的工程文件；
- (2) 建立本次实验内容的 Verilog 功能模块，修改语法错误；
- (3) 建立仿真文件，进行电路的功能仿真；
- (4) 编译综合，直到没有错误，查看综合结果（原理图及资源利用报告）；
- (5) 建立约束文件 xdc，生成 bit 文件；
- (6) 正确连接实验箱，下载 bit 文件，记录实验现象及结果。

4. 实验结果

(1) 功能仿真波形



(2) 实验现象记录

